(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56-119982

⑤ Int. Cl.³G 11 C 9/06G 06 F 13/00

識別記号

庁内整理番号 7056-5B 7361-5B ❸公開 昭和56年(1981)9月19日

発明の数 1 審査請求 有

(全 7 頁)

50情報処理装置

②特 顯 昭55-22601

②出 願 昭55(1980)2月25日

⑦発 明 者 杉山太一 秦野市堀山下1番地株式会社日

立製作所神奈川工場内

⑩発 明 者 難波秀企

横浜市戸塚区戸塚町180番地日 立電子サービス株式会社内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 磯村雅俊

明 細 #

1.発明の名称 情報処理装置

2.特許請求の範囲

主記憶装置のデータの写しと、散データまたは
プロツク単位に内容の有効無効を表示したという
を記憶を観点を開え、プログラムを観ける情報処理を置いたおいている。
観測しているを設け、前記プログラム状態部がよいとないます。
対象を設け、前記スキャン・様ととないは全プロックの記憶内容を無効化するとを特徴としては全プロックの記憶内容を無効化するとを特徴とする情報処理。

5.発明の群制な説明

本発明は、情報処理設置に関し、特に超衝記憶 装置のピット反転障害を検出してエラー発生を防止する情報処理装置に関するものである。

情報処理装置においては、演算処理装置から主

配像接てのアクセス時間を短離するために、高速のパツファ・メモリ(以下BSと配す)を導入し、主配像接てい情報の写しをプロック単位でBSに転送した後は、そのプロックへのアクセスをBSに対して行う。

また、仮想空間を用いる情報処理装置では、主記憶装置を何回も参照して仮想記憶アドレスから実記憶アドレスを求める時間を短齢するため、仮想記憶アドレスと実配億アドレスの変換対の写しをTLB (Translation Lookaeide Buffer) に登録しておき、仮想配憶アドレスが与えられたとき、TLBを参照して実配像アドレスを統当す。

その他にも、主制修設似のデータの写しやコントロール情報を配復しておくものとして、ローカル・ストレージ (以下LBと配す) が掛けられている。

第1図は、BSを用いた情報処理装置のプロック図であり、第2図は第1図のパッファ・アドレス・アレイのプロック図である。

演算処理装置では、配信装置アドレス信号線 5

を介してパッファ・アドレス・アレイをおよび主 記憶装置もをアクセスし、必要なデータがBSS に格納されている場合には、BSアドレス倡号蘇 6を通してアドレスを指定することにより、BS 3から院出しデータ蘇7を介してデータを読出す。 BSSに必要なデータが格納されていない場合に は、主配値装置もからそのデータを読出し、デー タ線8を介してBSSに格納する。

BS3に格納されたデータの中で、使用頻度の多いものをできる限り保存し、新たにBS3に格納する場合には以後使用されないものを追出す。そのために、以前の使用経際をもとにして、適出しブロックの関位を決定しておく。

演算処理装置1からBSSをアクセスする場合、 第2図に示すように、配値装置アドレス借号線5 を介してアドレスの上位ピットをアドレス・レジ スタ11のAROにセットし、下位ピットをAR しにセットする。主配億装備4のアドレスをその アドレスに対応するデータが絡納されているBS 3のアドレスに変換するため、アドレス・アレイ

(2)

ピットの仮想記憶ページ以上のアドレス部と13 ピットのページ内アドレス部 L に 区分され、仮想記憶ページ以上のアドレス部は、 さらに セグメント・フィールド B とページ・フィールド P に 分けられる。

第3別に示すビット構成の仮想記憶アドレスが T L B 2 1 により実アドレスに変換される場合、 ページ内アドレス部 L はそのまま実記憶アドレス のページ内アドレス部 B A となり、仮想記憶ページ ジ以上のアドレス部のみが T L B 2 1 を参照する ことにより、実配憶ページ・アドレス P A に変換 される。

演算処理装置は、1つのエントリに対する最初のアクセスに対してのみ主記憶装置上のテーブルを辞版することによりTLB21に登録すれば、その後の同一エントリに対するアクセスは、TLB21から直接実記値アドレスを得ることができる。ベージの読込み、あるいはベージの入替え等、TLB21の内容の更新は、TLBエントリ問御額19および制御プログラムにより行われる。

13を下位ピットでアクセスして続出されたアドレスと上位ピットとをアドレス比較器 14で比較し、一致したアドレスに対応する B S アドレスをアドレス・レジスタ 15 の上位にセットするとともに、下位アドレス・レジスタ 15 にセットされた上位と下位のアドレスにより、 B S がアクセスされる。

第3図は、TLBを用いたアドレス変換回路の ブロック図である。

先ず、制御レジスタ17に、セグメント・テーブル先與アドレスを、また仮想影像アドレス・レジスタ18に、仮想影像アドレスを、それぞれセットする。

セグメント・テーブル先頭アドレスと仮想計像アドレスのピット 4 ~ 1 9 のフィールドを、エムBエントリ制御部 1 9 に入力することにより、制御部 1 9 は T 10 B 2 1 の 1 エントリをアクセスすることができる。

仮想配値アドレス・レジスタ18は、例えば16

(4)

第4図は、LSを用いた演算処理装置のブロック図である。

演算処理装置の動作は、命令説出しサイクルと命令実行サイクルに分けられ、命令説出しサイクルでは、命令アドレス・レジスタ29で示された主影像装置4の情報が命令レジスタ31に説出され、命令実行サイクルに移ると、命令レジスタ29の内容がデコーダ32で解説されて、演算動作のケートを開閉するための制御信号線として取出される。この間に、アドレス・レジスタ29は命令長分だけ加算されて次の命令語のアドレスの準備をする。

命令実行サイクルでは、ローカル・ストレージ23からデータが脱出されてラッチ回路24に、また各級レジスタ27,28からデータが取出されてラッチ回路25に、それぞれセットされ、輸型演算回路26により所定の資料が行われた後、その結果がローカル・ストレージ23または各極レジスタ27,28に格納される。

以上述べたBS、TLBおよびLS等は、主配

P. .

像装置に対して、いずれも処理能力向上のために 影散された複衝配像装置であつて、プログラム状 顔器(PSW)により状態が制御されるストアド・ プログラム方式の情報処理装置の場合には、プロ グラムによつて銃み書き動作が制御される。

従来、これらの観衝影響では、命令の実行時、というではなが有効であれば、競出しが行われば、特別によりが行われば、特別によりでは、かけいない。の結果エラーによりはするの内では、では全での再製物のというでは、を対し、を対して、主記憶装置のようには、できにはないとなる。

しかし、命令の報類やエラーによる中断閣所に よつては、再献行が保証されたい場合があり、と のときには再献行不可となつてジョブは異常終了 にされてしまう。

(7)

ト)、エラー・データの無効化を行い、再試行を する。すなわち、BS, TLBのエラー・プロッ ク,エラー変換対に対応する有効ピット (Valid bid)を"1"から"0"にして無効を表示する。

ステップ43では、再献行が可能な場合には、 BS, TIBの数当するプロック。データが無効 化されているため、主配像装置MSからこれらを 統出して、エラー・チェックの結果正常であれば、 再試行は成功となる。

しかし、命令の性質として再試行ができない場合があり、再試行が不可能な場所のときには、ステップももで「プロセッシング・ダメージ」となり、ステップも5でマシン・チェックの割込みが発生する。

すなわち、処理装置のオペレーションに対して直接影響を及ぼし、実行中の命令や朝込み動作を正常に終行できない状態(つまり、プロセッシング・ダメージョ D)になると、P 8 W の特定ピットのマシン・チェック・マスクが"1"ならば、緊急マシン・チェック朝込みが受付けられる。緊急マシ

第5図は、従来のマシン・チェックのフロー・ チャートである。

ステップ40で、ある命令額より主配御被置続 出しの命令が出されると、先ずステップ41でB がアクセスされ、被当データが配貸されていないときには主配債装網MSがアクセスされるが、 数当データが配貸されているときにはそのデータが が脱出されて、パリティ・チェックが行われ、正 常であれば次の動作に進む(NEXT)。もし、 パリティ・チェックの結果、エラーが発生すると、 マシン・チェック・ルーチンMGKに分岐される。

マシン・チェック・ルーチンNORでは、一般 的に下配のようなことを行なり。

(1) 1 ピット・エラーの自動訂正と 2 ピット・エラーの検出を行う。 (2) エラー・データを主記譲数能にログ・アウトさせる。 (3) B B B B T L B の一部あるいは全部を切離して、命令処理の統行を図る機能磁小、(4) 以後の命令処理の被行が不可能な場合に処理装置を停止させる。 (5) 再款行を行うため、データを L S に退避させ (ブリ・ログアウ

(8)

ン・チェック制込みでは、 実行中のオペレーションが停止され、 ジョブは 異常終了となり、 場合によっては システム・ダウンを 招くことになる。 勿論、この場合には、 異常ログアウトが行われる。

従来、このような緊急マシン・チェック割込みの頻度は多くなかつたが、最近、メモリの集積密度の上昇にしたがい、複込まれた内容が反転する確審が非常に増加してきており、無視できない問題となつている。

本発明の目的は、このような分来の問題を解決 するため、観衝記憶装置の反転隊客を未然に検出 して回復し、命令事行時のエラー発生を減少させ て、ジョブの異常終了やシステム・ダウンを防止 できる信頼性の高い情報処理装置を提供すること にある。

本発明の情報処理装置は、スキャン・ポインタを 設けて、情報処理装置が待ち状態であるときに、スキャン・ポインタにより観奮配慮装置のスキャニングを行い、ピット反転随害を検出して、 該当 するプロックもしくは全プロックを無効にすると

. .

とを特徴としている。

以下、本発明の実施例を、図面により説明する。 第6図は、本発明の情報処理装置における B 8 読出し回路のプロック図である。

本発明では、従来の構成を殆んど変更するととなく、単にメモリ・アドレス・レジスタ111に対して、BS3の内容をスキャニングするため、物質となったとは、の内容をスキャニングを設定して、特徴になったときない。ないでは、の内容を表現が動作状態になったときない。ないでは、再試行のできない。なり情報処理接ばからないない。ないでは、再試行のできない。なり情報処理接ばから、おけばないたときにスキャニングを開始する。

情報処理装置の待ち状態は、プログラム状態期(以下PSWと記す)の待ち状態ピットが"1"になると始まる。すたわち、PSWは情報処理装置の動作を関御する基本的な制御情報を保持しており、制込みが記ると古いPSWは主記憶装置の符

(11)

B B 3 および アドレス・アレイ 2 ともに、メモリ・アドレス・レジスタ 1 1 の 下位 部分 1 1 2 によりカラム・アドレスの 1 つが 指定される。例えば、メモリ・アドレスの下位部分 1 1 2 は 8 ピットから 構成されているため、 2 5 6 (カラム) × 1 (ロー)のマトリクス 構成のエントリの 1 つが 指定できる。

先ず、FSWの符ち状態ピットが"1"にたるととにより、 例込みが起つて BS 反転 解告チェック・ルーチンが 超動 され、 スキャン・ポインタ 5 0 の初期値がメモリ・アドレス・レジスタ 1 1 の下位部分にセットされる。 その後、 バリッド・ピットが"0"のとき、または 鋭出しデータにエラーが ないとき、 スキャン・ポインタ 5 0 では、 インクリメンタが動作して プラス 1 された カラム・アドレスに 更新される。

アドレス下位部分112の8ビットでアドレスアレイ2の対応するエントリを選択し、アドレス上位部分202とバリッド・ビット201を脱出す。比較何路51で、跳出されたアドレス上位部

定位置に退避されて、他の特定位置から新しいPSWが続出される。PSWの符ち状態ピットが"0"のときには、情報処理装置は命令を読出して正常に処理を行うが、このピットが"1"になると、情報処理装置はアイドル状態となり命令を実行しない。そして、パネルのWAITランブが点灯する。しかじ、割込み要求があると、動作状態と何じように処理を行う。

従来、待ち状態になつたとき、割込みを起して、ハードウェアの機能チェック、例えば減算同路やアドレス変換回路や磁気ディスク装置等の動作チェック・ルーチンに分岐するような情報処理装置が提案されている。

本発明け、 待ち状態になつたとき、 例込みを 起して 緩衝配 値 装 惟の 反 転 障 寄 チェック・ルーチン に 分 彼 するもの で ある。

第6図に示すパツファ・アドレス・アレイをには、BSSに登録されているデータに対応するアドレス上位部分202と、そのデータの有効性を示すパリッド・ピット201が記憶されている。

(12)

分 2 0 2 と メモリ・アドレス・レジスタの上位部分 1 1 1 とを比較し、一致すれば一致信号とバリッド・5 1 1 は 4 ンとなる。次に、一致信号とバリッド・ビット"1"とで、アンド 回路 5 2 が動作するので、上記動作に並行してメモリ・アドレスの下位部分 1 1 2 により B S 3 から読出されたプロック・データ 3 0 1 が有効とみなされ、読出しデータ・バス 3 0 2 にのせられる。

データ・バス 3 0 2 のデータは、パリティ・チェック回路 5 3 によりチェックされる。チェックの結果、エラーの場合には、マシン・チェック・ルーチン M 0 K に分岐される。以下の動作は、第7図により説明する。

第7回は、本発明のBS反転除客チェック・ルーチンのフロー・チャートである。

先ず、符ち状態ルーチンでは、ステップ33で 情報処理装置が待ち状態になると、ステップ34 で、スキャン・ポインタをアドレス・レジスタの 下位部分にセットする。次に、ステップ35で、 アドレス・アレイの中のアドレス上位部分とパリ ッド・ビットを脱出す。次に、ステップ 5 6 で、 説出されたパリッド・ビットが"1"であるか否か をテストし、"0"であればステップ 5 7 でスキャ ン・ポインタの内容をプラス1により更新して1 団分の待ち状態ルーチンの動作を終了する。 また、パリッド・ビットが"1"であれば、ステップ 4 1 で、BSの中の対応するデータを説出し、 データのパリティ・チェックを行ち。

パリテイ・エラーPBBがなければ、ステップ 37に戻つてスキャン・ポインタの内容を更新して1回分の符ち状態ルーチンを終る。この動作を、 情報処理装置は待ち状態が解除されるまで繰返す。 また、スキャン・ポインタの内容が最大値になつ ても、プラス1により再び"0"からチェックを開 始して繰返す。

次に、パリティ・エラード B Bがある場合には、マシン・チェック・ルーチン 3 B に分岐する。 Cれは、 通常のマシン・チェック 処理ルーチンを示している。ステップ 3 P で、エラー 時の状態の ブリ・ログアウトを行い、ステップ 4 O で B S 観出

(15)

岐すると、ステップ 3 4 ~ 3 6 で同じスキャン・ポインタの示すアドレス・アレイの内容を再度脱出す。 この場合には、パリッド・ピットがオフになつているため、 B S の脱出しを行わないで、ステップ 3 7に進み、スキャン・ポインタを更新して終了する。

この後、待ち状態が解除され、情報処理接触が命令を実行中に、再び命令でBSの骸当ブロックが診照されるときに、パリッド・ピットがオフとなつて無効になつているため、主記協装置からデータを取出し、BSにも同一のデータを再発録することにより、パリティ・エラー・パターンを正常パターンに回復させる。

なお、実施例では、数衡記憶装置として、BSのみの動作を説明したが、ェエBについても全く同じようにして適用することができ、またその他のエS等の擬衡記憶装置に対しても、パリッド・ビットを付加することにより適用可能である。

以上説明したように、本発明によれば、馥衝記憶装置の反転障害があるとき、命令で参照される

しデータのパリティ・エラーか否かを確認する。 すなわち、符ち状態中に他のチェック、例えば演算国路、アドレス変換団路などの機能チェックを 行つている場合には、それらのエラーも存在する ので、BS反転輝谷チェックのエラーか否かを判断する。

そして、パリティ・エラーが発生していれば、 ステップ 4 2 で B S 内の 該当 プロック に対応する パリッド・ピットを"1"から"0"にして 無効化する。

次に、ステップ 4 3 で、再試行可能か否かをテストするが、待ち状態ルーチンで発生していることにより再試行可能となり、待ち状態ルーチンの最初のステップ 3 3 に分岐する。

ステップ43では、待ち状態ルーチン以外の再 試行不可能な命令区間で発生すると、第5図で示 すように、ステップ44でダメージ・ピットをセ ットし、ステップ45でマシン・チェック側込み を発生し、ジョブの異常終了ないしシステム・ダ ウンとなる。

再試行のために、称ち状態ルーチンの最初に分

(3.6)

前に、情報処別装備の得ち状態で褶を的にスキャニングすることにより、未然に反転際等のあるプロック・データを検出し、命令実行時のエラー発生を減少させるので、ジョブの異常終了ヤシステム・ダウンはなくなり、都衡配億装置を高価模度で動作するととができる。

4. 図面の簡単方説明

第1 図はパッファ・メモリを用いた情報処理装置のプロック図、 第2 図は 第1 図のパッファ・アドレス・アレイのプロック図、 第3 図は T L B を用いたアドレス変換同路のプロック図、 第4 図は で カル・ストレージを用いた 演算処理 数 置の ブロック図、 第5 図は 従来のマシン・チェックのフロー・チャートである。

1: 演算処理鼓 俊、2: パッファ・アドレス・アレイ、3: パッファ・メモリ、4: 主配憶装 俊、 11: メモリ・アドレス・レジスタ、13: アレ

第 1 図

CPU

イ、 1 4 : 比較器、 1 5 : アドレス・レジスタ、
1 7 : 制御レジスタ、 1 8 : 仮想配館アドレス・
レジスタ、 1 9 : T 1 8 2 2 ントリ 関御部、 2 1 :
エ 1 8、 2 2 : 実配憶アドレス・レジスタ、2 5 :
ローカル・ストレージ、 2 4 , 2 5 : ラッチ回路、
2 6 : 演算回路、 2 7 , 2 8 : 各級レジスタ、2 9
: Tドレス・レジスタ、 3 0 : インクリメンタ、
3 1 : メモリ・レジスタ、 5 2 : デコーダ、 5 0
: スキャン・ポインタ、 5 1 : 比較器、 5 2 : アンド回路、 5 3 : パリテイ・チェック回路、111
: アドレス上位部分、 1 1 2 : アドレス上位部分、 2 0 2 : アドレス上
位部分、 5 1 1 : 一致信号パス、 3 0 2 : データ・パス。

特許出願人 株式会社日立製作所 代組入弁理士 協 村 雅 俊

(19)









